本文來自格隆匯專欄：半導體行業觀察 ；作者：楊曄 郭正

過去的四十年裏面，不斷髮展的工藝和架構設計共同推動着摩爾定律持續前進，即使是今天也還有3nm、2nm、1nm先進工藝在地平線上遙遙可及。但是現實趨勢來看，更高工藝、更多核、更大的芯片面積已經不能帶來過去那種成本、性能、功耗的全面優勢，摩爾定律確實是在進入一個發展平台期，也意味着我們進入了“後摩爾時代”。

半導體設計產業開始不僅是通過工藝的提升，而是更多考慮系統、架構、軟硬件協同等，從系統來導向、從應用來導向去驅動芯片設計，讓用户得到更好的體驗。而這些也是EDA行業需要給半導體賦能的關鍵方向。以下是筆者基於多年EDA及半導體行業從業經驗，結合市場生態發展趨勢及需求，對EDA工具未來發展方向的10點觀察與展望，歡迎大家討論。

芯片驗證向敏捷驗證發展

芯片正變得越來越大、越來越複雜，我們需要更多的測試。而且芯片開發這種超級複雜的系統工程，正在逐漸向“系統級驗證測試驅動開發”方向發展，因為系統級驗證測試才能暴露發現系統級工程每個環節中引入中的潛在問題，並證明整體設計的正確。同時，正在迅速發展的新型敏捷設計語言，大多數也更偏向系統和架構層面的設計定義，但這就引入了“如何快速驗證高層次設計定義”這個需求。這幾方面的需求，都要求更快、更好、更完整、更智能的測試驗證工具和方法學，即敏捷驗證。

目前很多EDA驗證工具都在向敏捷的方向過渡，但需要的不是“散兵遊勇”，因此工具之間的整體協同也是敏捷驗證必不可少的特性。

基於多核的高性能、分佈式系統成為軟件仿真驗證的新發展方向

軟件邏輯仿真以其高可調試性，在電路調試中始終佔有重要地位。但IP和SoC電路設計變得越來越複雜、與片上軟件的結合越來越緊密，傳統只使用單核或少數CPU核的單進程仿真，性能越來越無法滿足開發調試要求，對複雜IP經常只能運行到幾赫茲或幾十赫茲的超低速度。

因此，使用更多的處理器核、更多的進程進行大規模電路的軟件仿真，是一個重要的發展方向。

硬件驗證系統向統一系統、雙模模式發展

基於FPGA或專用硬件的硬件驗證系統，可以大大提高仿真性能，是仿真驗證的重要手段。但是，由於數字邏輯調試、軟件開發、系統軟硬件集成、硬件接口驗證等多種驗證目標的衝突，硬件驗證系統在過去由不同的團隊和公司，設計成了原型驗證和硬件仿真這兩種獨立的EDA硬件仿真系統。但它們的本質並無區別，都是由一種可配置的硬件系統去仿真多樣化的目標設計。

因此，在一種統一的硬件系統下，根據不同的驗證場景需求進行不同的配置，分別實現原型驗證模式和硬件仿真模式，用雙模系統替換原來的雙系統，從而實現節約硬件、編譯、部署成本的目標，已經是一種從金錢、時間、人力投入多個方面提高EDA效率的發展方向。

基於全新架構的EDA 2.0工具與雲計算深度結合

互聯網雲平台提供了近乎無限的計算彈性、存儲彈性和訪問便捷性，因此EDA 2.0應該與雲平台和雲上多樣化的硬件結合，充分利用成熟的雲端軟硬件生態。

雲平台帶來的彈性資源可以支持EDA 2.0的智能計算和自動化，用無限制的算力去優化EDA計算瓶頸，使芯片設計流程更加智能，並加速芯片設計流程。

同時彈性的雲端算力也能優化用户的設計成本。基於雲平台的EDA 2.0，其付費模式、使用模式、使用地點、使用設備都會更加靈活，讓EDA廠商和芯片設計團隊都不再把精力放在“用哪些軟硬件資源來設計芯片”上，而更加關注“如何快速高質量地設計芯片”。

基於今天的技術起點，我們可以對EDA軟硬件框架和算法做創新、融合和重構，拋棄過去的一些包袱，採用更新的技術架構。過去的單機或本地多機同步的軟件結構要逐漸被改造為面向雲平台結構的雲原生軟件架構，深度利用雲端彈性性能，並且給用户提供更優化的使用模式。

多樣化的異構EDA計算加速芯片開發

EDA的本質是計算，包括了各種流程驅動的圖結構計算、基於布爾計算的求解計算、數據庫驅動的設計數據調試、大數據驅動的NP問題求解空間摺疊等等。而近年來由機器學習和大數據處理驅動的新型異構計算平台層出不窮，包括各種GPU、NPU、基於新型處理器架構的多核、眾核CPU、DPU等等，甚至是基於模擬量的存儲計算、光計算，這些都有可能在一個或多個方面輔助EDA計算的加速，這也是眾多DSA架構團隊非常有興趣的應用領域。

形式化驗證更廣泛應用，逐漸成為驗證核籤（Sign-off）的必備工具

仿真方法學的應用雖然普遍，但也有其驗證不完整、耗費大量時間的固有缺陷。而形式化驗證經過過去幾十年的發展，已經越來越成熟，同時進一步使用高效的算法求解器，透過智能調度引擎縮小求解空間，並配合新型分佈式雲計算進行快速的迭代。形式化驗證不僅提供了一個比較完備的功能驗證手段，也為開發流程中各個環節之間，例如HLS往下到RTL、RTL到Gate，提供了一個非常有力的快速的等效性驗證方法。

智能化系統級調試方案進一步實現驗證調試自動化

除了更多更好的仿真和形式化技術作為驗證手段，不能忘記調試才是驗證的核心目的之一。多種EDA驗證工具的功耗、功能、日誌、覆蓋率等輸出，最終都要彙總到調試工具中，從整體到細節層層深入地分析。這個分析的流程，除了需要優秀的工程師，還需要調試工具能更智能、更系統的自動從數據中提煉分析數據，幫助工程師定位和解決問題。新一代EDA 2.0的自動和智能，必然需要智能的系統級調試方案的配合。

從系統級驗證場景定義到自動驗證系統的智能工具和方法學

IP複用在現代SoC和Chiplet system中已經是普遍現象，因此對IP的驗證需求實際上逐漸下降。而隨之上升的是要驗證由眾多IP或Chiplet構成的系統，在目標驗證場景中的功能、功耗、性能是否能達到要求。因此我們需要的是從系統場景需求定義到芯片設計至系統集成之後整個流程中，端到端的系統級場景驗證方法。目前基於Accellera Systems Initiative標準化組織定義的PSS可移植激勵標準，已經初步推動EDA向這個領域發展。國內和國外EDA公司，也推出了基於PSS標準的場景級驗證工具，但其進一步形成產業生態，必然需要未來幾年的努力。

系統級驗證得到更多廠商和工具的支持

過去20年，EDA行業一直在談論系統級設計，但是真正面向系統級設計的EDA工具卻並不多。這本質是因為通用芯片為主流的時代，芯片設計者的核心目標是PPA：即功耗、性能和麪積這些圍繞着“芯片設計”而展開的目標。在這些核心目標的驅動下，系統級設計很難展開。但是，隨着全球高端製造工藝逐漸進入瓶頸、中端製造工藝產能迅速發展、系統級電子產品越來越集成化、3D製造和封裝逐漸普及這幾個趨勢，很多芯片可以接受犧牲一部分PPA目標，以達到更低設計成本和更快系統創新週期。因此，“系統級EDA”會越來越多地得到更多廠商和工具的支持，圍繞系統級EDA的創新也會越來越多。

芯片和系統產業鏈歡迎新生代EDA公司和創新工具的出現

EDA產業從70年代初誕生至今40多年，已經形成了幾巨頭壟斷體系，由EDA巨頭和芯片公司聯合定義的芯片設計驗證方法學、工具鏈也基本固定。但近年來，隨着芯片成為系統產業的核心關鍵，越來越多的目光投向了EDA。我們可以看到谷歌致力於AI打造的後端佈局工具並倡導開源芯片項目；各種開源IP、開源芯片、圍繞Chisel、SpinalHDL等多種EDA語言的創新工具層出不窮；中國國產EDA公司紛紛嶄露頭角… 我們可以預計，在系統產業的強大需求推動下，新生代EDA公司和創新工具必將越來越多，將EDA打造為更智能更高效率的產業鏈平台。